EUV鸿沟

Mate 60与制裁的边界

2023年8月，华为开卖一款手机，处理器是7纳米级（“7 nm”）、国内制造，正对着一套旨在瘫痪中国本土芯片制造的出口管制。围绕这件事出现了两种极端解读。一种把Mate 60 Pro看作制裁失败、前沿已被攻破的证据。另一种把它读成一次表演：老机器、惨烈良率，任何规模下都撑不住。两种说法都跑过，有时出现在同一家媒体上，而且至今都还在跑：看是哪一周，中国要么在芯片制造上落后20年，要么离追平只差一间秘密实验室。

真实的进展是公开的，就摆在明面上：专利、国家标准、同行评议论文、设备路线图、季度财报。那颗芯片是真的，也不是一次性的：中芯国际此后每年都印出它的后继者，第三代7纳米节点用的是同一套办法。¹但这些芯片全部是用193纳米的光、在ASML较早的深紫外（DUV）机器上印出来的，靠一连串沉积与刻蚀步骤，做到光本身分辨不了的间距。能够一次曝光印出这些节点的机器——极紫外（EUV）光刻机——是中国既买不到、也还造不出来的那一台。中国没有追平，也不是全面落后20年；它卡在EUV这台机器上，而在芯片制造的其他每一个环节上都在推进。

摩尔定律遇上瑞利定律

60年里，芯片变快、变便宜、变省电，靠的是同一件事：在同样一平方毫米的硅上塞进更多晶体管。持续做到这一点就是摩尔定律，它成立多久，算力的价格就跌多久。这60年的大部分时间里，晶体管数量由一个量决定：光刻机单次曝光能分辨的最小特征，也就是关键尺寸。关键尺寸每减半，晶体管密度就变成四倍。

背后的物理由一个方程描述，借自瑞利勋爵19世纪关于望远镜分辨率的工作：

更短的光、更宽的镜头、更好的工艺——印得更小的三条路，光刻史上每一次改进都来自其中之一。

到2007年，三条路都走完了。k₁停在略低于0.28，逼近底线。氟化氩的光自世纪之交起就是193纳米。最后一点增益来自镜头：在镜头与晶圆之间加一层水，把数值孔径提到1.35。乘出来，关键尺寸约为40纳米。那是2007年单次曝光能印出的最小特征。它在2008年再改善过一次，到38纳米，此后11年没有再动。²

与光源不同，这12年里每平方毫米的晶体管密度一直在涨。晶圆厂印一遍图形，移动晶圆，再印一遍，用两次曝光做出一层电路，然后是四次；他们重新设计标准单元，把光刻不再给的面积挣回来。从英特尔的45纳米节点到台积电的N7，密度涨了约27倍，而单次曝光极限几乎原地未动。³代价是掩模、机时、对准余量和良率。

这12年里，节点名称既不跟着密度走，也不跟着最小特征走。其中六个——从“45”到“7”——都是对着那条几乎冻住的极限报出来的；此后新节点的名字改用“埃”（十分之一纳米），而实际特征仍然大一个数量级。

然后是2019年。经过二十年的苦工、几度几乎断粮，ASML终于把波长（λ）从193纳米一路降到13.5纳米：缩小14倍。此前任何一次换光，连两倍的改善都没带来过。单次曝光突然能印出13纳米的特征。此后台积电与三星推出的每一个前沿节点，以及全球路线图上未来十年的每一个节点，都建立在ASML这一台机器——Twinscan EUV——之上；从2020年台积电的N5起，前沿在经济上已经没有别的印法。

ASML无法逾越的护城河

这是对物理边界的一次全面强攻，光本身必须造得暴烈。发生器每秒喷出5万滴熔融锡，每滴约为人发丝的三分之一粗；一台30千瓦的二氧化碳激光器对每一滴打两次，第一发把它压扁，第二发把它引爆成22万摄氏度的等离子体（约为太阳表面温度的40倍）。这团锡等离子体辐射出13.5纳米的光，直到下一滴到来。⁴

没有东西能透过13.5纳米的光：玻璃不行，空气不行，任何能做镜头的材料都不行。在这个波长上，一切物质都吸收它。所以EUV光刻机里没有透镜：光束走在真空中，它遇到的每一个光学面都是反射镜。

接着是第二个问题：自然界里也没有东西愿意反射EUV。一面反射镜要靠堆叠40到50对钼与硅的薄层强行做出来，每层只有几纳米。单独一层几乎不反射；间距排得恰到好处，微弱的反射就会共振叠加，而不是互相抵消。而且EUV反射镜是曲面的。光打在每一点上的角度都不同，所以层间距必须在整块米级光学件上逐点渐变，才能让各处的反射同时调准。

镀膜只是反射镜的一半。膜下面，表面本身要修到皮米级精度，靠一个循环：测量、修正、再测量。这个循环只能修正它看得见的东西，所以一面反射镜的精度不可能高过检验它的干涉仪。在这一级的光学里，测量仪器才是真正的前沿。能做出Twinscan所需反射镜的供应商，全世界只有一家：蔡司。

蔡司站在光学的前沿，做出来的反射镜也只有70%的反射率，而光束从等离子体走到晶圆要经过11面。最终只有约2%的光真正抵达曝光面。⁵

这一切本来都不该成。液滴发生器、渐变镀膜的反射镜、反射镜背后的干涉仪、真空、每秒5万次到达的剂量：每一项都顶在各自学科的极限上，而这台机器要它们同时成立，全天候运转，还要放在一家指望开机率的晶圆厂里。三大洲的物理学家、化学家和工程师用了30年，一个接一个解掉不可能的问题，然后把结果做成可重复、可发货、可维护的东西。EUV是一场大胆的赌，如今赌赢了，它是人类工程能力的一个证明。

Twinscan从荷兰费尔德霍芬出厂。奠基工作出自EUV LLC，一个由英特尔、IBM、AMD等牵头，与劳伦斯利弗莫尔、桑迪亚和劳伦斯伯克利国家实验室共同运作的联盟。研究在美国的公共实验室里进行，产业界为此在三年内付了2.5亿美元。那是美国能源部的研究项目当时收到过的最大一笔私人投资。ASML于1999年加入，并在2001年收购了美国最后一家前沿光刻机制造商SVG。上一代从美国先驱手里接过前沿的尼康与佳能被挡在外面；两家都做过全视场EUV开发机，也都从未宣布退出。佳能最后一次公开的EUV工作在2009年，尼康在2011年。他们挑战过，输了。⁶2012年，英特尔、台积电和三星通过ASML的客户共同投资计划合计持有其23%的股份（38.5亿欧元），并另外资助13.8亿欧元的下一代光刻研发，而不是另建一套——因为没有哪一张资产负债表单独扛得动这场赌。⁷美国的实验室做了研究，美国的产业付了钱，一家荷兰公司拥有产品，地球上最大的三家芯片制造商既是它的股东也是它的客户。

ASML仍在改进Twinscan。光源从2010年的1瓦走到2018年量产机的250瓦，2025年ASML在概念验证中做到1,000瓦：每秒10万滴锡，每滴三发，量产机瞄准2030年前后。数值孔径的镜头路线图跨越二十年，从0.33到0.55再到0.75，底下始终是同一束由锡介导的13.5纳米的光。⁸

越往Twinscan里面看，它的垄断就越安全。

光学之外，重新发明晶体管

到2038年的芯片发展由比利时鲁汶一家名为imec的研究机构绘制，其参与方沿供应链铺开，从台积电、英特尔到ASML、LAM这样的设备商。图表2是最新公布的路线图。

晶体管在自我重做：纳米片让位给CFET，一个器件叠在它的互补器件之上；供电移到晶圆背面；标准单元减少走线轨道；图上最后一列把两片成品晶圆面对面键合。镜头孔径只开大一档（“A14”上的0.55镜头，配一类新的金属氧化物光刻胶），然后连续四个节点维持不变，直到最后一列对一片并不存在的0.75镜头留了余地。波长始终没有动。⁹到2038年为止，把前沿往前推的大部分工作已经不再关乎EUV。而除了Twinscan之外的每一样，中国也都可以做。

中国对照imec路线图

• 器件堆叠与键合——晶圆对晶圆的混合键合是垂直堆叠的前提。长江存储自2021年起在NAND上量产这项技术，据报道已向三星授权专利，其混合键合专利数在存储厂商中居首，在整个领域仅次于台积电与Adeia。¹⁰
• 材料（二维沟道）——2038年地平线之外：原子级厚度的沟道材料，长期被视为硅的接班人。中国团队是这一领域最高产的发表方之一，并做出了晶圆级生长：北京大学批量生长12英寸MoS₂晶圆，复旦大学用全MoS₂做出5,900个晶体管的微处理器。300 mm集成上，imec联盟仍然领先。¹¹
• 图形化（k₁项）——被EUV挡在门外之后，中国晶圆厂成了k₁项用得最狠的一方。新凯来在2023年申请并获得一项自对准工艺专利，免去了EUV切割掩模的需要，专利把它描述为在DUV设备上实现5纳米级后道布线的图形化方案。¹²
• 刻蚀与沉积——中微与北方华创让中国以设备商而不是晶圆厂的身份逼近前沿。中微的5纳米刻蚀设备早在2018年就通过台积电验证，如今有270余台腔体运行在全球5纳米及以下的产线上；北方华创的炉管填满了中芯国际的成熟制程线。¹³
• 背面供电——在CFET到来之前，它在imec图上是可选项，之后是必选项。中国的相关工作停在公开研究记录里，尚未进入任何一条量产线。
• 先进封装（2.5D）——真正的缺口：2.5D集成，也就是台积电的CoWoS，每一颗认真的AI加速器底下的平台。国内产能极小，设备大量依赖进口；仅2026年上半年，中国四家上市封测厂就公布了超过270亿元人民币的新增产能。¹⁴设备这一侧走在产能前面：在封装光刻上，上海微电子分拆出的AMIES称自己拿下约90%的国内市场和约三分之一的全球市场。¹⁵
• EDA——国产流程覆盖成熟节点；先进节点的签核仍然跑在Cadence、Synopsys和西门子上。

这些每一项都是禁运留下的杠杆，而记录显示它们在被同时推进。图表下半部分的差距，是钱、规模和迭代能填的那一类，因为背后的知识分散在全球供应链里，而不是熔在一个垄断中。把中国公开的技术组合叠到图表2上——堆叠、材料、图形化、背面供电——它就是同一张路线图，一条车道对一条车道，只有光源那一条是空的。

韬（τ）定律

2026年5月25日，在上海举行的IEEE国际电路与系统研讨会上，华为董事、半导体业务负责人何庭波作了题为《实践中的半导体新路径》的主旨报告，提出摩尔定律的接班者：韬（τ）定律。τ是电路的时间常数，信号穿过一级逻辑所累积的延迟。这套提法主张缩放τ，而不是纳米数字。压缩延迟而不是压缩间距，办法之一是华为的LogicFolding——把电路版图抬离平面，让关键路径纵向折叠，于是长的水平互连变成短的垂直互连。承担这个双关的“韬”字，取自“韬略”。

华为其实已经在这么做：六年里按这一原理量产了381款芯片。2026年7月挂上ChinaXiv的后续论文《Tau Law V2》补上了华为自己测的量产数据。麒麟2026是第一颗按LogicFolding做的芯片，预计随Mate 90系列面世。华为给出的数字是238 MTr/mm²（每平方毫米百万晶体管，下同），对比同一制程节点上前一代平面版本的155 MTr/mm²，一步提升55%，能效增益41%。SemiAnalysis量的是工艺而不是产品，给出中芯国际N+3的库密度为113.4 MTr/mm²；TechInsights认为低于125 MTr/mm²。华为宣称的目标是在没有前沿光刻的情况下，于2031年达到相当于1.4纳米的密度。¹⁶“相当于”说的是密度，不是印出来的尺寸。

韬定律给这个行业自打印极限冻住以来一直在做的事起了个名字。12年里，密度正是靠这类工作往上爬，而节点名称也从它曾经衡量的关键尺寸上脱落。imec的2038路线图实际上认同这个前提：它把剩下的密度主要放在单元设计和堆叠上，而不是间距。华为并不是在向行业布道新东西，它是在命名。而名字有力量：摩尔定律干了60年这件事，把一个庞杂行业的路线图聚拢到一起。韬定律要为中国国内产业复制这件事，把它对齐到一个不只经由可印特征尺寸的优化指标上。前沿自己的A14落在2028年前后，所以华为自己说的最好情况落后一个节点、约三年，除了光源之外，每一根杠杆都在拉。

练手光源与量产功率

中国有两个整机级的13.5纳米造光项目，都建立在锡等离子体上。LPP（激光产生等离子体）是ASML自己的架构，用激光脉冲引爆锡滴；旗舰项目在中国科学院上海光学精密机械研究所（SIOM），带头的是林楠，他曾在ASML研究部门主管计量与检测光源技术。他们用固态激光而不是ASML的通快二氧化碳激光去驱动锡等离子体，押的是固态在下一代上的位置。

LDP（激光辅助放电等离子体）改用放电产生光，由触发激光让电极之间的锡汽化。业界先试的是放电，后来在量产曝光上放弃了它：电极在自己产生的等离子体里被侵蚀，功率被压在远低于制造水平的位置上，最后一个面向整机的项目在2013年关闭。这项技术沉到了更朴素的活计上：日本光源厂商优志旺出售一款商用锡放电光源，供给服务于EUV量产的掩模检测设备。¹⁷中国的LDP项目是同一套物理，便宜、紧凑、现在就有。¹⁸而中国的LPP旗舰给自己的定位也一样：SIOM的论文把它现有功率下的光源，描述为适用于掩模检测与曝光验证。¹⁹

光刻机真正收到的是中间焦点处的功率：实际送进机器、在反射镜开始收费之前的那束光。ASML公布的里程碑从2010年的1瓦到2018年量产机的250瓦，行业报道把当前的工业光源放在600瓦。这个对比里，中国那一侧没有数字。没有任何中国团队发表过13.5纳米光源的实测平均功率：文献里有转换效率、单脉冲能量和峰值功率，到此为止。流传的瓦数是仿真和设计目标。

转换效率——驱动能量中变成可用13.5纳米光的比例——是差距最小的地方：SIOM在2025年用固体锡靶发表了3.42%，对比商用光源的约5.5%。等离子体物理大体到手了；缺的是围绕它的工业机器：30千瓦的驱动激光、能扛几个月锡的收集镜、量产速率下的剂量控制。

一台光刻机只是一张很长的物料清单上的一行：对13.5纳米光子有响应的光刻胶、能在其下存活的掩模与保护膜、反射镜以及为它们出具证明的干涉仪、量测印出了什么的设备，最后才是把这一切包起来的国产整机。每一样都必须对着真实的EUV光去开发和验证，而中国没法去买别人机器上的时间。所以在印刷机之前，先要有一束用来练的光：弱到造不出任何东西，但亮到足以曝一片光刻胶样品、检一张掩模、校一台仪器。业界管这叫bench（实验台）；不妨叫它练手光源。那些顶着“中国有EUV了”标题的瓦级光源就是练手光源；林楠自己在ASML的职业生涯做的正是这一类光源。这个次序是有意的：先把光刻胶、掩模和仪器验好，再把整机放进一个已经准备好的生态里。

2025年10月，中国国家标准化管理部门公示了首个EUV光刻胶测试方法国家标准的立项，提出方包括一所大学、一家国家实验室、一家晶圆厂，以及上海微电子——这家光刻机制造商最先进的逻辑机型标称90纳米。²⁰该计划此后进入公开征求意见，起草组重新洗过牌：化学与EUV系统方面的专家进来，晶圆厂和设备商出去。涉及的化学——前沿自己为High-NA所需要的锡基金属氧化物光刻胶——都在公开文献和专利里。标准机构写测试方法，是因为有东西要来了。²¹

光刻胶标准只是长清单上的一项：13.5纳米及以下的多层反射镜镀膜、稳定产出的干涉测量与表面计量工作，以及练手光源本身。他们在拿到机器之前就把这些都建起来，大概是因为他们预期EUV就在不远处。

而在这道鸿沟的另一侧，ASML已经演示了1,000瓦的功率产生，背后是只有蔡司在这个尺度上镀过的光学件，加上接近30年、而且还在拉大的先发优势。理性的人可以争这段距离是10年还是20年，但在锡等离子体这条路上，距离在变大，不是在变小。

光靠瓦数也填不上。一个到了100瓦的光源不是量产光源的六分之一，因为ASML在可用样机与量产之间花掉的那十年，大部分用在了不好看的余数上：每小时晶圆数、光源可用率、收集镜寿命、一个班次内的剂量稳定性。一台只有30%时间在运转的机器印不出30%的晶圆：低于某个可靠性门槛，晶圆厂根本没法把生产排上去。

溢价买来的自主

与此同时，这道鸿沟是用晶圆付的。ASML首席执行官Christophe Fouquet在2024年对股东说，用DUV替代EUV，每过一个节点效率都更低，直到贵得不可承受；他把EUV禁令加在中国制造上的滞后估为10到15年。在ASML 2026年7月的财报电话会上他补充说，存储领域光刻强度上升，部分反映的是客户正用单次曝光的EUV替换多重图形化，因为EUV现在是更便宜的印法。²²前两句是卖机器的人在说没有这台机器的代价。第三句是他的客户在用自己的钱表态：只要两种机器都拿得到、间距够紧，多重图形化在价格上就输。这道鸿沟起的作用是税，不是墙——按层征收，越往前的节点税率越高。

EUV一次曝光印完的一层，DUV要走好几遍。整个节点的掩模数量因此上升约40%，一片晶圆在浸没式光刻机下停留的时间是原来的1.5–2倍，生产周期拉长，而且每多一道工序就多一次报废晶圆的机会。²³落后两个节点印出来的芯片，做同样的计算还要多烧大约一倍的电，并且按这颗芯片的整个寿命计费。²⁴

中国不是在两种机器之间做选择；它拿不到Twinscan。另一头是这些节点根本不印，对着那个选项，这道税很便宜。²⁵它拿走的是竞争力，不是能力。

美国仍在把压力往外扩。2023年起对ASML最先进浸没式机型的许可证要求，如今已经伸到已装机设备的备件、软件和维护上，而美国国会正在审的立法会把它扩到每一台浸没式设备的销售；一支得不到维护的机队会自己缩小。中国的回应在2026年7月到来：一款国产浸没式光刻机，今年计划五台，对面是ASML一年出货的约130台。它对EUV毫无作用，对维护条款则句句都是回应。²⁶

技术制裁（显而易见）的后果

行业自己的路线图要的大部分东西，正是中国因为被逼而已经在建的：材料、堆叠、封装、背面供电、折叠的逻辑。其中一些中国已经在前沿；其余大部分在以寻常的商业速度收口。一台国产0.33 NA光刻机——如果LPP项目最终能喂出一台——对世界的前沿毫无推进，对中国自己的推进却极大，会在国内解开世界正是用这片镜头印出来的7纳米、5纳米和3纳米。就算这个项目永远追不上ASML，它一路上也已经回本：每一个实验台小时都在验证一种光刻胶、标定一台干涉仪、养熟一台设备、训练一条已经在成熟制程上卖货的供应链。

追Twinscan，追的是一台ASML和蔡司仍在改进的机器，背后是30年积累的知识，还有最大的客户在为下一个增量出钱。中国会继续追，也应该追：几十瓦的国产光源撑不起一条量产线，但能把量产线出现之前必须就位的每一样东西验好。做到50–100瓦并且可靠性跟上，晶圆厂就能把EUV花在多重图形化最贵的地方，用在少数几层关键层上。对中国的芯片来说这是一大步，也仍然不是前沿。

差距、收敛与复利同时都在公开记录里，这正是两种流行说法都站不住的原因。“落后20年”忽略了这场竞赛的大部分已经不再经由EUV的光。“秘密突破”忽略了这台机器恰恰是最不可能有秘密的地方：光按瓦计，光学按皮米计，两者都发表。没有看得见的路径能追上ASML那台EUV光刻机——它每年造出几十台，装箱运往美国允许的每一个地方。

但没有谁规定光必须装在箱子里运来。光刻机是要出厂、装箱、跨过边境的；光刻工厂不是——它是就地产生EUV光的基础设施，这个说法在中国已经流通。这个判断并不新：锡等离子体的天花板，2020年就已经写进中国的公开记录。²⁷13.5纳米的光子能不能不靠汽化锡就到达晶圆，同样有公开记录，只是更薄、更奇怪。这个问题留给暗摆着（After Dark）——那里的东西不摆在明面上。

披露：持仓在 disclosure.plainsightresearch.com 实时披露。